一、光盘价格
本套技术光盘共1盘，售价150元。外地款到发货或走支付宝(也可让北京朋友代收),北京可货到付款(邮费另算)。每张光盘包括每一系列全部专利技术资料，每项专利技术资料均为正式专利全文说明书，含技术配方、加工工艺、质量标准等；同时包括专利发明人、权利要求书、说明书和附图等。
二、联系方式：
电话：010-81773191，13911228863，孙先生。因为有的朋友方言很重，不易听懂，购买时请用手机将你的地址、邮编和收件人发短信到13911228863，谢谢合作！
官方网站：http://www.8002008.com.cn/zlgp.html
淘宝店铺：http://sunya8002008.taobao.com/
三、 内容简介
敬告：我公司只提供技术资料，不能提供任何实物产品及设备，也不能提供生产销售厂商信息。
791900800001 快闪存储器的数据擦除方法
摘要 一种快闪存储器的数据擦除方法，用以擦除一快闪存储器中的存储单元的数据，本方法包括：首先，执行预先编程；接着，擦除快闪存储器的数据，然后执行软件编程；最后，检查是否擦除成功。本发明所公开的快闪存储器的数据擦除方法所消耗的电流较小，因此可以适用于低电压环境，并且更紧缩了快闪存储器中存储单元的门槛电压分布。
791901660002 磁阻效应元件和磁存储器
摘要 提供了一种磁阻效应元件，其中：自由铁磁性层的形状包含具有平行四边形的轮廓的第一部分和从第一部分的一对对角部向与第一部分的一对对边平行的主方向分别伸出的一对第二部分；所述形状对于通过所述第一部分的中心且与主方向平行的直线是非对称的；自由铁磁性层的容易磁化轴在由第一方向对第二方向所成的锐角所规定的范围内；所述第一方向和所述主方向实质上是平行的；所述第二方向与连接所述第二部分的轮廓彼此间的最长的线段实质上是平行的。
791900080003 提高了抗软错误能力的半导体存储电路
不增加制作工序数，而提高抗软错误能力。具有第1反相电路INV1、第2反相电路INV2和读出电路1的半导体存储电路。第1反相电路INV1的输入端子与第1存储节点a相连接、输出端子与第2存储节点b相连接。第2反相电路INV2的输入端子与存储节点b相连接、输出端子与存储节点a相连接。读出电路1有栅与存储节点a连接的nMOS晶体管NM1、栅与存储节点b连接的pMOS晶体管PM1和使nMOS晶体管NM1及pMOS晶体管PM1的各漏与读出位线RBL1相连接的nMOS晶体管NR1。
791901690004 磁存储装置
摘要 本发明的磁存储装置具备磁阻元件，该磁阻元件包括：筒状的磁固定层；覆盖所述磁固定层的外部表面的绝缘膜；隔着所述绝缘膜与所述磁固定层相对、并覆盖所述绝缘膜的表面的磁自由层；并且所述磁固定层的磁化方向平行于所述筒状磁阻元件的中心轴方向。
791901130005 减少漏电流对动态电路元素的效应之方法
摘要 一个动态随机储存储存器(DRAM)，使用一个多位维结构解决了长久以来紧密节距的问题。解码程序设计上的改进，更降低了这种储存器的总面积。本发明提供了一个新颖的存取储存器的程序，具有内部储存。完全更新而使用者完全不察觉的功能。藉着使用这种储存架构，可以在不牺牲存储密度的情况下提高DRAM的性能，而对整个系统支持的要求也明显地简化。
791900120006 闪存的升压箝位电路
摘要 一种用于闪存(100)的电压升高电路(111)，该电压升高电路包含：升压电路(110)，将闪存的电源电压(Vcc)中的一部份升压到字符线的电压准位，其足以存取该内存的核心单元阵列(102)中的核心单元；以及平衡或箝位电路(112)，用于提供非零的调整电压予该升压电路(VCL)，以减少该供应电位部份，其中当的电源电压超过某一数值时，该供应电位可为该升压电路所使用以进行升压。
791901030007 存储器矩阵的寻址
摘要 在一种驱动无源矩阵显示器或存储器存储单元的阵列的方法中，存储单元包括一种可电气地极化的、展示滞后的材料，更具体地说，包括一种铁电体材料，其中，通过把电位或电压施加到矩阵或阵列中的字或位线上，可以把各存储单元的极化状态加以变换，对一个被选择的字或位线上的一个电位加以控制，以接近n个预先定义的电位电平之一，或与这n个预先定义的电位电平之一相一致，并根据一个协议及时地控制所有字和位线上的电位，以至于可把字线相继地锁定在一个从nWORD电位中被选择的电位上，同时或在时序的某一个周期期间，可把位线相继地锁定在从nBIT电位中被选择的电位上，其中所说的时序的某一个周期由协议连接于用于检测在一条位线或多条位线和连接于位线(一条或多条)的存储单元之间流动的电荷的电路上的协议给定。这一时序具有一介“读周期”，在这一周期期间检测流经连接于那里的所选择的一条位线或多条位线之间流动的电荷；以及一个“刷新/写周期”，在这一周期期间，使与被选择的字和位线相连接的存储单元的极化相应一组预定的值。
791901850008 一种用于非挥发性存储器的平衡对称式读出放大电路
摘要 一种用于非挥发性存储器的平衡对称式读出放大电路，包括：至少一只分差放大器和连接其输入端的二根数据线；其特点是：存储单元阵列中的位线分成奇、偶数位线；对应每一根位线设奇、偶数列乘法器电路，奇、偶数位线经奇、偶数列乘法器电路连接奇、偶位数据线；设有至少二根奇、偶位字线，连接所有的奇、偶数列乘法器电路的控制端；至少在存储单元阵列的适当处设一根平行且阻抗与位线匹配的仿真位线，其连接一只参照电流源，和二只偶奇数仿真列乘法器电路，仿真位线分别经奇、偶数仿真列乘法器电路连接奇、偶位数据线，以及奇、偶数仿真列乘法器电路的控制极分别连接仿真奇、偶控制线。本发明的读出放大器的输入阻抗精确匹配，检测灵敏度高。
791900860009 半导体存储器件
摘要 一种半导体存储器件，其中包括存储器组，其被分为包括第一存储块和第二存储块的多个存储块。第一读出放大器控制单元响应第一激活信号，激活与第一存储块相连接的读出放大器。第二读出放大器控制单元响应第二激活信号，激活与第二存储块相连接的读出放大器。信号控制单元把第一激活信号和第二激活信号输出到相互分离的第一读出放大器控制单元和第二读出放大器控制单元，该信号控制单元通过在输出第一激活信号之后使该第一激活信号延迟预定的时间而把第二激活信号输出到第二读出放大器控制单元。