国家科技重大专项

核心电子器件、高端通用芯片及基础软件产品

2013年课题申报指南

（公开发布）

课题1-1 安全可靠高性能低功耗嵌入式微处理器研制及产业化应用

研究目标

面向SoC产品需求，在本专项“十一五”高性能嵌入式微处理器及相关成果和技术的基础上，完善相关的产品开发和应用环境及产业生态。通过安全可靠嵌入式微处理器的大批量应用，形成高性能低功耗微处理器产品的可持续发展能力，增强国产SoC芯片和整机行业的竞争力。

考核指标

在课题执行期间，实现累计1亿片以上采用安全可靠嵌入式微处理器的SoC产品的应用。为扩大基于国产嵌入式微处理器和SoC应用范围，加快在量大面广的消费类整机上的拓展和替代，具体可包含以下几个领域：

数字电视产品； 智能移动终端产品； 计算机外设或网络设备产品； 医疗电子设备及终端产品； 仪表终端或计量终端。 研发周期

2013年1月-2015年12月。

其他要求 课题安排：公开发布，支持2家。 课题资金资助方式为：事前立项、事后补助（无预拨）。

课题所需经费依据实际需要编制，中央财政资金每家不多于2500万元，企业自筹资金不低于中央财政资金的1倍，地方政府可为本课题提供配套资金。

申报单位要求：

国内嵌入式微处理器优势企业独立申报，与国内SoC企业、嵌入式软件企业采用协作方式共同完成。

在课题研发周期内，每家应至少在上述5个领域中的2个领域各达到1000万片以上的应用量，并且累计应用量不低于5000万片。

课题2-1 商用汽车车身电子控制芯片和嵌入式软件研发与产业化

研究目标

围绕商用汽车车身电子控制器的需求，基于国产嵌入式微处理器和嵌入式基础软件，开展车身电子控制芯片的关键技术研究和产品原型样机开发及小批量应用；作为前装设备，通过汽车整车/汽车电子专业企业的测试和考核，具备批量进入汽车市场的条件。

考核指标 完成基于安全可靠嵌入式32位微处理器的商用汽车车身的核心电子控制芯片研制； 芯片须通过汽车电子相关标准符合性测试，如温度、震动、EMC、ESD等； 不同车型的在线参数设定和嵌入式软件研发； 基于该样机的国产在线故障诊断软件； 样机获得汽车整车/汽车电子专业企业的测试合格报告； 在1-2个整车企业各自完成小批量应用示范，应用数量达到5万套。 研发周期

2013年1月-2015年12月。

其他要求 课题安排：公开发布，支持2家。 课题资金资助方式为：事前立项、事后补助（预拨30%）。

课题所需经费依据实际需要编制。中央财政资金每家不多于3000万元，地方财政资金不低于中央财政资金的0.5倍，企业自筹资金不低于中央财政资金的2.5倍。

申报单位要求：

由汽车电子整机生产企业或汽车整车厂牵头（答辩时应提供实施本课题已经具备的前期研发电子控制系统实物成果），联合芯片企业共同承担，要求汽车电子整机生产企业、汽车整车厂和芯片企业三方联合申报。

课题2-2 移动智能通信终端SoC研发及产业化

研究目标

研制采用安全可靠嵌入式微处理器的移动智能终端SoC产品并与专项已部署的移动智能操作系统配合，形成移动智能通信终端整机解决方案，实现规模应用，重点支持面向公用移动通信网络市场的智能终端SoC芯片，兼顾支持面向专用移动通信网络市场的智能终端SoC芯片。

考核指标 采用符合重大专项要求的安全可靠嵌入式微处理器（包括自主研发嵌入式微处理器），完成移动智能终端SoC设计，并与专项已部署的移动智能操作系统配合，形成移动通信终端整机应用； 面向公用移动通信网络的智能终端SoC芯片，每家销售200万颗； 面向专用移动通信网络的智能终端SoC芯片，销售100万颗。 研发周期

2013年1月-2015年12月。

其他要求 课题安排：公开发布，支持3家。 课题资金资助方式为：事前立项、事后补助（预拨30%）。

课题所需经费依据实际需要编制。面向公用移动通信网络的智能终端支持2家，中央财政资金每家不多于8000万元；面向专用移动通信网络的智能终端支持1家，中央财政资金不多于4000万元。

地方财政资金不低于中央财政资金的1倍，企业自筹资金不低于中央财政资金的2倍。

申报单位要求：

由具备移动智能通信终端SoC研发和产业化基础的单位牵头（答辩时应提供实施本课题已经具备的前期研发实物成果），联合专项已部署的移动智能操作系统课题承担单位、鼓励移动通信智能终端骨干企业共同承担。

课题3-1 DDR3动态随机存储器产品研发及产业化

研究目标

开发兼容JEDEC国际标准的大容量、高性能、低功耗DDR3 DRAM产品和缓存控制器产品。课题所开发的DDR3 DRAM芯片支持x4、x8 、x16工作模式，容量不低于（含）2Gbit，数据速率达到1600Mbps，并实现量产销售。

考核指标 支持x4、x8、x16 的工作模式； 标称工作电压1.5v，可选低压1.35v； 单片容量不低于（含）2Gbit ； 数据速率1066Mbps-1600Mbps； 动态随机存储器缓存控制器支持国际JEDEC-DDR31066Mbps-1600Mbps接口标准； 申请相关专利10项； 累计形成200万颗的规模应用。 研发周期

2013年1月-2015年12月。

其他要求 课题安排：公开发布，支持1家。 课题资金资助方式为：前补助。

课题所需经费依据实际需要编制。中央财政资金不多于5000万元，地方财政资金不低于中央财政资金的0.5倍，企业自筹资金不低于中央财政资金的2倍。

申报单位要求：

由具备DDR3动态随机存储器产品研发和产业化基础的单位牵头申报（答辩时应提供实施本课题已经具备的前期研发实物成果），联合国内存储领域优势单位共同承担。