仿真铁电内存极化松弛现象的电路结构

一种仿真铁电内存极化松弛现象的电路结构，由下述的器专利附图

件所构成。一ＭＯＳ晶体管的栅极耦接到字线，而源极耦接到位线；一铁电电容的一端耦接到ＭＯＳ晶体管的漏极，而另一端耦接到电极线；一电容的一端连接到ＭＯＳ晶体管的漏极；一松弛电压源的一端耦接至电容的另一端，而松弛电压源的另一端接地。上述电容的电容值选择远小于位线的电容值，松弛电压源的输出电压为对数时间相关。?? 全文下载